在层次化设计中，将已设计存在的Verilog HDL模块作为当前电路模块设计的一个组件，这种方法称为实例引用。