用4位二进制并行加法器设计一个用8421码表示的1位十进制加法器。
用4位二进制并行加法器设计一个用8421码表示的1位十进制加法器。
发布时间：2025-06-07 15:12:44
请在 下方输入 要搜索的题目：
推荐参考答案 (
由 快搜搜题库 官方老师解答 )
答案：解答:由于十进制数采用8421码，因此，二进制并行加法器输入被加数和加数的取值范围为0000~1001 (0~9)，输出端输出的和是一个二进制数，数的范围为0000~ 10011(0~19, 19=9+9+最低位的进位)。因为题目要求运算的结果也是8421码，因此需要将二进制并行加法器输出的二进制数修正为8421码。设输出的二进制数为[tex=5.714x1.214]N+8dvyn+GvUnA/gBgh8H0LrSnidpgWgJrh+eqn/HhY0=[/tex]，修正后的结果为，可列出修正函数真值表如下表所示[img=803x553]17d2c3daf19ceac.png[/img]根据上表写出控制函数表.达式，经简化后可得:[tex=10.214x2.857]Bbp25KrHVfEgsIHNmBZLpCi0akYktXU0P1b0Gr7sGzuunlK1+yMrwZfeat2R/uFfec32dPbSkqyk/gkoyaFtWv1BLubNFlbF9TfrJfEpcmVTNTI4pZ+7vtRaqq9h1RWRNFsAt29zyoX3VlsJhVqf2E4zR6wury0LQ8q2JJy8dZVMJdDoGtmFmPgyK7pRyWnY[/tex][br][/br]据此，可画出逻辑电路图如图所示。[img=489x542]17d2c3eb23e4452.png[/img][br][/br]
相关试题
- 1.用4位二进制并行加法器设计一个用8421码表示的1位十进制加法器。
- 2.用74283（4位二进制全加器）加法器和逻辑门设计实现一位8421BCD码加法器电路，输入输出均是BCD码，CI为低位的进位信号，CO为高位的进位信号，输入为两个1位十进制数A，输出用S表示。（化简）
- 3.用8421码表示的十进制数45，可以写成
- 4.下列器件中，是一个4位加法器电路的是（ ）。
- 5.加法器采用并行进位的目的是（）
- 6.为什么采用并行进位能提高加法器的运算速度？
- 7.串行加法器是指串行进位的加法器。
- 8.6.67 设机器字长为32位，用与非门和与或非门设计一个并行加法器(假设与非门的延迟时间为30ns，与或非门的延迟时间为45ns)，要求完成32位加法时间不得超过0.6μs。
- 9.串行进位加法器比超前进位加法器的运算速度快。
- 10.串行进位加法器运算速度比先行进位加法器慢。
